• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1987006049A1
    申请号:PCT/JP1987/000170
    申请日:1987-03-19
    公开日:1987-10-08
    发明作者:Nobuyuki Kiya；Shuji Toriyama；Yoshiharu Saiki
    申请人:Fanuc Ltd；
    IPC主号:G11C7-00
    专利说明:
    [0001] 明 ' 細 書 ブ ロ ク" ラ マ ブノレ マ シ ン コ ン ト ロ ー ラ の カ セ ッ ト 書 込方式
    [0002] 技 術 分 野
    [0003] 本発明はプロ グラ マ ブル マ シ ン コ ン ト ロ ー ラ の ROM カ セ ッ ト 書込方式に関する も のでぁ る。 背 景 技 術
    [0004] 従来、 数値制御装置側と 機械側と の間には多数の リ レ -群か ら ¾ る強電回路が介在 し、 数値制御装置か らの指 令に ょ ]9所定の リ レ - を動作させ、 これに ょ j 、 指令に 応 じた動作を機械要素に行 ゎせて た。 しか し、 上述 したょ う ¾強電回路を介在させた場合は、 装置が大型化 する と 共に、 リ レ— が多数必要 と ¾ る こ とから コ ス 卜 高 と ¾る問題がぁった。
    [0005] そこ で、 プ 口 グ ラ ム 処理に ょ ] 強電回路の機能を実現 する プ ロ グ ラ マ ブ ノレ マ シ ン コ ン ト ロ ー ラ が多 く 使用され る ょ ぅ に って き てぃる。 この ょ う ¾ ブ ロ グ ラ マ ブ ル マ シ ン コ ン ト ロ ー ラ は一般に、 EPROM ( erasabl and electrical ly rejyrogTammable ROMリ ら る 20Mカ セッ ト に ラ ダ一 方^：の シ ー ケ ン ス ブ ロ グ ラ ム ヽ パ ス カ ノレ 等の コ ン ビ ュ ー タ ラ ングェ ィ ジに ょって記述さ れた四則演算， 関数浪箕 等を行 ¾ ぅ ための ブ π グ ラ ム及び これ ら を管理す る管理 ブ ロ ク ' ラ 厶 を記憶させて き 、 マ ィ ク ロ ブロ セ ッ サカ こ れ らに従った処理を実行する こ と に ょ ]？ 、 機械側の シ - ケ ンス 制御を行な ぅ ょ ぅ に してぃ る。
    [0006] と こ ろで、 上記 した ラ ダー 方式の シー ケ ン ス ブ ロ グ ラ ム 及びパ ス カル等の コ ン ピュー タ ラ ングェィ ジで記述さ れたブ ロ グ ラ ム （ 以下 これ らを PMC ブロ グ ラ 厶 と 称す ） は、 上記 した管理ブ ロ グ ラ ム が記憶された R OM-と編集用 ブ ロ グ ラ ム が記憶された R OMと PMC ブ ロ グ ラ ム を作成す る ための とが搭載された SA 板を用 て作成されるのカ； ー般的でぁ ]？ 、 そ して、 んi上に作成された PMC ブロ グ ラ ム 及び R Mに記憶されてぃる 管理ブ ロ グラ ムは RS !1 る11 C 等の ィ ン タ ー フ ェ ー ス 回路を介 して R OM ラ ィ タ に シ リ ァ ル転送され、 前記 した ROM カ セ ッ ト に記憶される も ので ¾> る o
    [0007] 上述した ょ ぅ に、 従来は 板に搭載された AMを用 て PMC ブロ グ ラ ム を作成し、 これを ROM ラ ィ タ に シ リ ァル転送して カ セ ッ ト に記憶させる ょ ぅ に して る が、 JPMC ブロ グラ ム が作成， 記憶される の先頭ァ ド レスか ら最終ァ ド レス までの記憶内容を ROMラ ィ タ に全 て転送する ょ ぅに してぃる ため、 次の ょ ぅ 問題がぁっ ft 0 即ち、 PMC プ ロ グ ラ ム の ブ ロ グ ラ ム 量に拘ゎ らず、 常に ¾ん V/の全領域を転送する ょ ぅ に して る も のでぁる か ら、 無駄な時間 （ PMC プ ロ グ ラ ム が記憶されてぃなぃ ァ ド レ スの記憶内容を ROMラ ィ タ に転送 してぃる時間 ） が多 く なる問題がぁった。 発 明 の 開 示
    [0008] 本発明は前述の如き 問題点を解決した も の でぁ 、 そ の 目的は PMCプロ グ ラ 厶 を ROM カ セ ッ ト に書込む際の無 駄 ¾時間を ¾ くす こ と に ぁる。
    [0009] 本発明は前述の 如 き問題点を解決する ため、 ん V/上に 作成された PM Cプロ グ ラ ム を カ セ ッ ト に書込むブ ロ グ ラ マ ブ ル マ シ ン コ ン ト ロ - ラ の ^りル/ カ セ ッ ト書込方式 に於ぃて、
    [0010] 前記 A の記憶デ - タ を最終ァ ド レス から順次読出す 読出手段と、
    [0011] 該読出手段で読出 されたデ - タ が特定コ - ドでぁるか 否かを判断する判断手段と 、
    [0012] 該判断手段で最初に前記特定 コ - ドで ぃ と判断され たデ— タ が記憶されてぃる前記 のァ ドレ スを検出す る ァ ド レ ス検出手段 と、 前記 AMの記憶デ - タ を先頭ァ ド レ スから順次前記 ROM カ セ ッ ト に書込む書込手段と を設け、
    [0013] 該書込手段を前記 の先頭ァ ド レ スカゝ ら前記 ァ ド レ ス検出手段で検出されたァ ドレ ス ま でに記憶されてぃ る デー タ を順次前記 R OM カ セ ッ ト に書込む ょ ぅ に構成した も の でぁ る。
    [0014] ァ ド レ ス 検出手段が検出する ァ ド レス は PMC プ ロ グ ラ ム の最後の部分が記憶されてぃる ん¥のァ ド レ スでぁる 従って、 書込手段は PMC プロ グ ラ ム が記憶されてぃる部 分のみのデー タ を H¥ カ セ ッ ト に窨込む こ と に る。 図面 の 簡単 説 明
    [0015] 第 1 図は本発明方式を実施する 際に用ぃる装置の一例 を示す ブ ロ ッ ク篛図、 第 2 図は ΑΛί板 2 2 の 構成例を示 す平面図、 第 5 図はマ ィ ク ロ プ ロ セ ッ サ 2 1 の処理内容を 示すフ ロ — チ ャ — ト でぁ る。 発明を実施する ための最良の形態
    [0016] 第 1 図は本発明方式を実施する 際に用ぃる装置のー例 を示す ブ π ッ ク 線図でぁ ]：)、 1 は数値制御装置、 2 は プ ロ グ ラ マ ブル マ シ ン コ ン ト ロ - ラ 、 3 はェ作機械、 4 は 数値制御装置 1 と プ ロ .グ ラ マ ブ ル マ シ ン コ ン ト ロ ー ラ 2 と で共用する ΑΛί、 5 は ROM ラ ィ タ、 ό は 等 か ら ¾る ROM カ セ ッ ト 、 21 は マ ィ ク ロ ブ ロ セ ッ サ、 22 は RAM板、 25 は キ — ホ' ー ド、 24 は CUT 、 25 は リ レ ー の 接点状態等を記憶す るデ - タ メ モ リ 、 20 は RSiyiC等の ィ ン タ ー フ ェ ー ス 回路、 27 は入出 カ部でぁ る。 ま た、 第 2 図は 板 22 の構成を示す平面図でぁ ]3、 管理ブ ロ グ ラ ムが記憶されてぃ る ROM l と PMC ブ ロ グ ラ 厶 が作成 記億される AM'22 δ と 編集用ブ ロ'グ ラ ム （ Ci2r.24 に作成 した PMC ブロ ク ' ラ ム を表示 させた ]9 、 ブ ロ グ ラ ム の挿入 削除等を行 ¾ ぅ ための ブ ロ グ ラ ム ） が記憶されてぃる ROMllc と か ら構成されて る も の でぁ 、 ROMlla に は 0 番地か ら 番地 ま での ァ ド レ スが与ぇ られ、 RAM 22 δ には （ A 1 ÷ 1 ) 番地か ら A 2 番地ま での ァ ド レス が与 ぇ られ、 ROMllc には （A2 + 1 ) 番地か ら A3 番地ま での ァ ド レ スが与ぇ られてぃる。
    [0017] ブ ロ グ ラ マ ー は ラ ダ 一 方式の シ 一 ケ ン ス フ' ロ グ ラ ム 及 びパ ス カ ル等の コ ン ピ ュ ー タ ラ ン グ ェ ィ ジで記述 したブ π グ ラ ム を作成する場合、 先ず RAMI 2b の全領域を FFH ( 8 ビ ッ ト ォ ー ル " 1" ) でク リ ァ しヽ この後、 PMC ブ ロ グ ラ ム の作成を開始する。 そして、 PMC ブ ロ グラ ム の作 成が終了する と、 ブ ロ ク' ラ マ ー はキ — ボ ー ド 23 ょ jP 転 送指令を入カす る。 マ ィ ク ロ ブ口 セ ッ サ 21 は転送指命が入カされる と、 第 3 図の フ ロ - チ ャ - ト に示す処理を開始 し、 先ずその内 部に ソ フ ト ゥ ェ ァ的に設け られて ぃ る カ ゥ ン タ の カ ゥ ン ト 値 Nを A 2 ( RAM 12 b の最終番地 ） と し （ ス テ ッ ブ S 1 ) 次ぃで ¥22 & の N番地の記憶内容が FFH で ぁるか否か を判断する （ ステ ッ ブ S2 )。 そして、 その判断結果が YESの場合は、 マ ィ ク ロ プ ロ セ ッ サ 21 は前記カ ゥ ン タ の カ ゥ ン ト 値 Nを ー 1 した後 （ ス テ ッ ブ S3 )、 ステッ プ S2 の処理に戻る。 ま た、 ス テ ッ プ の判断結果が NOの場 合は、 マ ィ ク ロ プ ロ セ ッ サ 21 は ΐΙΟΜ Ια の 0 番地カ ら A1 番地ま での記憶内容及び ROM22b の （ 41 + 1 ) 番地か ら N 番地ま での 記憶内容を 頓次 ィ ン タ — フ ェ — ス 20 を介し て ROM ラ ィ タ 5 に シ リ ァル転送し （ ス テ ッ ブ S4 )、 ROM カ セ ッ ト ό に管理プ ロ グ ラ ム 及び PMC プ ロ グ ラ ム を記憶 させる。 '
    [0018] 今、 例ぇば ¥ C プロ グ ラ ム が第 2 図に示す ょ ぅ に、 RAMllb の （A1 +1 )番地から 番地ま でに記憶されて ぃる と する と、 ス テ ッ プ S2 の判断結果が NO と るのは カ ゥ ン タの カ ゥ ン ト 値 Nカ と なった時でぁ 、 PMC ブ ロ グ ラ ム が記憶されてぃる ら の （ A 1 + 1 ) 番地か ら 42 ' 番地までの記憶内容のみが ROMラィ タ 5 に転送さ れ、 PMC プロ グラ ムが記憶されてぃ ぃ ' 番地か ら A2 番地ま での記憶内容は RQMラ ィ タ 5 に 転送さ れ ぃ こ と に ¾ るので、 従来存在 して ぃた無駄 ¾時間を な く す こ と が で き る。
    [0019] 尚、 上述 した ょ ぅ に して、 管理ブ ロ グ ラ ム 及び ブ ロ グ ラ ム が書込ま れた ROMカ セ ッ ト ό は、 実際に ブ ロ グ ラ マ ブル マ シ ン コ ン ト ロ ー ラ 2 を動作さ せる場合'、 RAM 板 22 の代 ]9 に バスに接続される もの でぁ る。 ま た、 上 述 した実施例に於ぃては、 PMC ブ 口 グ ラ ム の作成時、 先 ず FFH を RAMTl b の全領域に記憶させる ょ ぅ に した；^、 FFH以外の特定 コ - ドを RAM22b の全領域に記憶させる ょ ぅ に して も 良ぃ こ と は勿論でぁる 。
    [0020] 以上説明 した ょ ぅ に、 本発明は、 上に作成さ れ 'た PMC ブ ロ ク' ラ ム を ROM カ セ ッ ト に £込む ブ ロ グ ラ マ フ * ノレ マ シ ン コ ン ト π — ラ の ROMカ セ ッ ト 書込方式に於ぃて、 前記 の記憶デ ー タ を最終ァ ド レスか ら順次読出すマ ィク 口 ブロセッサ 21等の読出手段と、 該読出手段で読出 され たデ - タ が特定 コ - ド （ 実施例に於ぃては FFH ) で.ぁる か否かを判断する マ ィ ク 口 ブ π セッ サ 21 等の判断手段と 該判断手段で最初に前記特定 コ - ドで： ¾いと 判断された デ - タ が記憶されてぃる前記 のァ ド レス を検出する マ ィ ク ο ブ 口 セ ッ サ 21 等のァ ド レス検出手段 と、 前記 RAMの記憶デ — タ を先頭 ァ ド レス か ら順次前記 ROMカ セ ッ ト に書込む マ ィ ク ロ ブ ロ セ ッ サ 21 , ROMラ ィ タ 5 等の 書込手段と を設け、 該 ¾込手段は前記 の 先頭ァ ド レ スか ら前記ァ ド レス検出手段で検出されたァ ド レス ま で に記憶されてぃる デー タ を順次前記 HOMカ セ ッ ト に書込 む ものでぁ ]？、 PMCブ ロ ク' ラ ムのみを ROMカセ ッ ト に書込 む ものでぁるか ら、 従来存在してぃた無駄 時間を無 く す こ とがで き る 利点がぁ る。
    权利要求:
    Claims

    求 の 範
    RAM上に 作成 さ れた PMC プ ロ グ ラ ム を ROM カ セ ッ ト に 書込む プ ロ グ ラ マ ブ ノレ マ シ ン コ ン ト ロ ― ラ の R OM カ セ ッ ト 書込方式に於ぃて、
    前記 の記憶デ - タ を最終 ァ ド レ ス か ら順次読出す 読出手段 と 、
    該読出手段で読出 さ れた デ - タ が特定 コ - ドで ぁ るか 否かを判断する 判断手段 と 、
    該判断手段で最初に前記特定 コ - ドで な ぃ と 判断され たデ — タ が記 ftさ れて ぃる 前記 の ァ ドレ ス を 検出す る ァ ド レ ス 検出手段 と 、
    前記 SAMの記憶デ - タ を先頭 ァ ド レ ス か ら順次前記 ROM カ セ ッ ト に書込む書込手段 と を設け、
    該書込手段は 前記 の 先頭 ァ ド レス から 前記 ァ ド レ ス検出手段で検出 さ れたァ ド レ ス ま でに記憶されてぃる デ — タ を順次前記 R OM カ セ ッ ト に書込む こ と を特徵と す る ブ ロ グ ラ マ ブ ル マ シ ン コ ン ト ロ ー ラ の ROM カ セ ッ ト 書 込方式。
    类似技术:
    公开号 | 公开日 | 专利标题
    CA1197319A|1985-11-26|Editing voice data
    US4623961A|1986-11-18|Programmable controller having automatic contact line solving
    US6167338A|2000-12-26|Method for storing and retrieving data in a control system, in particular in a motor vehicle
    CN1078721C|2002-01-30|数据保护电路
    US6249877B1|2001-06-19|Method and apparatus for recovering data for a file in a plurality of equipments
    EP0116694B1|1990-09-12|Method for dynamically reconfiguring a data processing system for added devices
    US4034354A|1977-07-05|Programmable interface controller for numerical machine systems
    EP0827054A1|1998-03-04|Data display/input method for cnc apparatus utilized as on-line terminal
    EP0001700B1|1982-02-17|Controller programmable with logic instructions representative of circuit nodes and elements of a ladder diagram
    US4355390A|1982-10-19|Method for checking data written into buffered write-read memories in numerically controlled machine tools
    EP0025330A2|1981-03-18|Method of rewriting data in a non-volatile memory, and system therefor
    US4755997A|1988-07-05|Computer program debugging system
    JP3476484B2|2003-12-10|制御装置における操作履歴表示装置
    JPS63788A|1988-01-05|Portable electronic equipment
    EP1457850A1|2004-09-15|Control system and method for on-line editing of user program
    CA2074750A1|1993-03-01|Method and apparatus for programmable memory control with error regulation and test functions
    US5159671A|1992-10-27|Data transfer unit for small computer system with simultaneous transfer to two memories and error detection and rewrite to substitute address
    KR970049303A|1997-07-29|예정된 작업을 수행하는 디지탈 컴퓨터 시스템 및 그 제어 방법
    EP0195885B1|1991-10-16|Verfahren und Anordnung zum nichtflüchtigen Speichern des Zählerstandes einer elektronischen Zählschaltung
    JPS58175003A|1983-10-14|Command system of numerical control
    CA1125919A|1982-06-15|Programmable dual stack relay ladder line solverand programming panel therefor
    JP2006059217A|2006-03-02|ソフトウェアメモリイメージ生成装置及び組み込み機器ソフトウェア更新システム及びプログラム
    GB1497158A|1978-01-05|System and method for programmable sequence control
    US4504900A|1985-03-12|Sequence instruction display system
    US4517643A|1985-05-14|Interrupt control apparatus for a data processing system
    同族专利:
    公开号 | 公开日
    JPS62226309A|1987-10-05|
    EP0273054A1|1988-07-06|
    EP0273054A4|1990-06-26|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1987-10-08| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1987-10-08| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    1987-11-10| WWE| Wipo information: entry into national phase|Ref document number: 1987902139 Country of ref document: EP |
    1988-07-06| WWP| Wipo information: published in national office|Ref document number: 1987902139 Country of ref document: EP |
    1990-09-05| WWW| Wipo information: withdrawn in national office|Ref document number: 1987902139 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]